###
DOI:
计算机系统应用英文版:2010,19(8):234-237
本文二维码信息
码上扫一扫!
流水线的FPGA低功耗设计①
(中南大学 信息科学与工程学院 湖南 长沙 410075)
FPGA Low Power Design Using Pipeline
摘要
图/表
参考文献
相似文献
本文已被:浏览 2404次   下载 4329
Received:December 13, 2009    Revised:January 07, 2010
中文摘要: 在组合逻辑中加入寄存器级形成流水线,减少了信号毛刺的产生和传播,从而降低FPGA动态功耗,通过XPower 功耗分析工具总结出了流水线设计和非流水线设计的功耗,为了做出更完整的对比,使用了低翻转率信号,随机翻转率信号和高翻转率信号作为输入,最后得出结论,对于高翻转率的信号,使用流水线可以一定程度的降低FPGA的功耗,对于低翻转率的信号,使用的流水线可能会使用比非流水线更多的功耗,并分析了其原因。
Abstract:By adding new registers in combinational logic, pipeline can reduce the generation and propagation of glitch. This paper compares the power dissipation of pipeline design and non-pipeline design, using low transition probability signals, random transition probability signals and high transition probability signals. It comes to the conclusion that pipeline can reduce power dissipation in high transition probability signals design, but for low transition probability signals design, pipeline may consume more power, and its reason is analyzed.
keywords: FPGA  low power  pipeline  glitch  MAC
文章编号:     中图分类号:    文献标志码:
基金项目:
引用文本:
李宏钧,胡小龙.流水线的FPGA低功耗设计①.计算机系统应用,2010,19(8):234-237
LI Hong-Jun,HU Xiao-Long.FPGA Low Power Design Using Pipeline.COMPUTER SYSTEMS APPLICATIONS,2010,19(8):234-237