本文已被：浏览 1572次 下载 2768次
中文摘要: 现今对IP查找的解决策略中,很少同时考虑了经济性和有效性.本文提供了一个经济有效:基于FPGA(现场可编程序门阵列)而且可伸缩(scalable)的设计.通过扩展内部的快速IP查找引擎,可以保证在最差情况下每秒20,000,000次查找,平均情况下每秒36,231,002次.实验模拟所用的路由表信息来自于Mae West的路由表快照.
中文关键词: IP 查找 FPGA 路由器
Abstract:
keywords:
文章编号： 中图分类号： 文献标志码：
基金项目:
| Author Name | Affiliation |
| 袁晶 | 丹麦科技大学信息数学建模学院 2800 |
| 陆颖迪 | 丹麦科技大学COM研究中心 2800 |
| Author Name | Affiliation |
| 袁晶 | 丹麦科技大学信息数学建模学院 2800 |
| 陆颖迪 | 丹麦科技大学COM研究中心 2800 |
引用文本：
袁晶,陆颖迪.基于单FPGA的可伸缩高速IP查找设计.计算机系统应用,2004,13(9):36-39
.FPGA based Highly Efficient and Scalable IP Lookup.COMPUTER SYSTEMS APPLICATIONS,2004,13(9):36-39
袁晶,陆颖迪.基于单FPGA的可伸缩高速IP查找设计.计算机系统应用,2004,13(9):36-39
.FPGA based Highly Efficient and Scalable IP Lookup.COMPUTER SYSTEMS APPLICATIONS,2004,13(9):36-39
