

异步串行通信的研究与实现^①

吕玄兵¹, 陈智杰¹, 宋子建², 潘家祥³

¹(许继电气股份有限公司, 许昌 461000)

²(大盛微电科技股份有限公司, 许昌 461000)

³(国网营口供电公司, 营口 115000)

摘 要: 为提高串行通信在实际应用中的抗干扰能力, 设计实现一种异步串行通信方法. 通信数据采用差分曼彻斯特编码, 根据编码特点获取同步时钟来对传输数据进行解码和接收. 本文基于 FPGA 实现了异步串行通信的发送模块、编码模块、解码模块和接收模块, 并对该通信方法进行实际测试验证. 测试结果表明, 本文给出的异步串行通信方法稳定可行.

关键词: 同步时钟; 差分曼彻斯特编码; FPGA; 解码; 通信协议

Research and Realization of Asynchronous Serial Communication

LV Xuan-Bing¹, CHEN Zhi-Jie¹, SONG Zi-Jian², PAN Jia-Xiang³

¹(XJ Electric CO.Ltd, Xuchang 461000, China)

²(Dasheng Microgrid Technology CO.Ltd, Xuchang 461000, China)

³(Estate Grid Yingkou Electric Power Supply Company, Yingkou 115000, China)

Abstract: To improve the anti-interference ability of serial communication, this paper designs and implements an asynchronous serial communication method. Communication data is encoded in the form of Differential Manchester Encoding. According to the characteristics of Differential Manchester Encoding, this paper designs a logic module to get synchronous clock and receive every bit of data transmitted Based on FPGA. This paper realizes the sending module, encoding module, decoding module and receiving module. The method given in this paper is tested and proved to be stable and feasible.

Key words: synchronous clock; differential manchester encoding; FPGA; decoding; communication protocol

常见的串行通信有同步串行通信和异步串行通信两类. 同步串行通信要求发送端既要传输数据, 又要传输同步时钟, 接收端通过该同步时钟对数据采样接收. 而异步串行通信中发送端和接收端由各自的时钟来控制数据的发送和接收, 接收端采用高倍频采样时钟对接收信号电平宽度判断接收^[1], 或根据传输数据解析同步时钟, 实现对传输数据的同步接收. 相比于同步串行通信, 异步串行通信不需要传输同步时钟, 具有较好的抗干扰能力, 尤其在通信端口有限或者远距离传输时能够较好地节省资源. 本文基于 FPGA 在设计时钟获取模块, 根据差分曼彻斯特编码的特点获取同步时钟来实现异步串行通信.

1 系统概述

系统的整体方案如图 1 所示, 本文在两个 FPGA 板级电路之间进行异步串行通信. 其中, 发送端 FPGA 设计时兼有数据采集功能, 其将采集到的数据通过发送模块串行发送, 而接收端 FPGA 兼有与 CPU 通信的功能, 其通过接收模块将发送端 FPGA 发送的数据接收后通过 CPU 总线将数据上传给 CPU 应用. 发送端 FPGA 需要从双端口 Ram 中读取数据并按照设计的发送频率将数据编码和发送, 而接收端 FPGA 需要根据接收到的数据波形解析出与发送数据同步的采样时钟, 对传输数据进行解码和接收. 为了保证数据通信过程中具有较高的传输速率和较好的抗干扰能力, 通

① 收稿时间:2014-09-28;收到修改稿时间:2014-11-03

信链路采用低压差分信号 LVDS. LVDS 采用比较低的电压摆幅, 适用于高速信号传输, 而且具有低噪声和低功耗的特点, 且 FPGA 自带 LVDS 接口, 实现简单.




图 1 系统总体框图

2 通信模块的设计与实现

根据设定的通信方案, 本文首先设定收发两端的通信协议, 基于系统整体方案和通信协议, 在 FPGA 内实现发送模块、编码模块、时钟获取模块、解码模块和接收模块的逻辑设计.

2.1 通信协议

结合串行通信的特点以及实际应用的需求, 本文自定义通信协议如表 1 所示. 整个通信数据帧由帧头、帧长度、帧类型、保留字、数据和校验码六部分组成. 帧头内容由收发两端约定, 用于数据帧的识别. 帧长度 L 等于帧类型、保留字、通信数据长度之和, 其中帧类型和保留字大小均为一个字不变, 数据长度的大小可变, 以字节为单位, 可由公式 $2*(L-2)$ 解析得到. 帧类型用于通信中传输不同的应用数据, 保留字的设定使该通信协议具有一定的可扩展性. 校验码由收发两端约定的校验方法生成, 用于传输过程中误码的检测, 本文采用 CRC 校验.

表 1 通信协议

Head	Length	Type	Reserve	Data	CRC
1word	1word	1word	1word	$n*word$	1word

采用此通信协议, 发送端 FPGA 可以发送多种不同类型和不同长度的应用数据, 具有较好的灵活性和可扩展性, 且通信帧中的校验码能够保证数据传输的可靠性. 为了保持通信时钟的稳定性和通信过程的连续性, 在没有实际应用数据传输的空闲状态下, 发送端 FPGA 一直发送'1'.

2.2 发送模块

发送模块的主要功能是从 FPGA 内部 Ram 中读取数据, 并将数据以串行方式传输给编码模块, 通过编

码模块编码后进行串行发送. 发送端 FPGA 在数据采集过程中将数据进行 CRC 校验并存入内部 Ram. 在数据存入 Ram 之前对数据进行 CRC 计算, 可以避免数据存取过程中可能出现的错误. FPGA 完成数据采集、CRC 计算和 Ram 存储后将发送标志位 Tx_flag 置位, 启动发送过程^[2]. 本文通过设计发送状态机来实现发送过程, 其状态转移图如图 2 所示. 状态机的工作时钟选择与串行发送时钟频率相同的时钟 Tx_clk . 空闲状态下 FPGA 实时检测启动标志位 Tx_flag 状态, 检测到 Tx_flag 被置位后即切换状态到发送帧头、帧长度、帧类型. 在发送数据过程中, FPGA 在计数器的控制下从 Ram 中读取数据, 数据发送完成后发送校验码. 通过发送状态机的工作, 从 Ram 中的读取应用数据被添加帧头、帧长度、帧类型、保留字和校验码后在时钟 Tx_clk 的激励下将帧数据逐位传输给编码模块.




图 2 Web 信息抽取流程

2.3 编码模块

本文采用曼彻斯特编码的改进形式差分曼彻斯特编码进行编码. 差分曼彻斯特编码与曼彻斯特编码原理基本相同, 它们的特征都是在传输的每一位信息中都带有位同步时钟, 因此比较适用于数据位较长的数据帧通信^[3]. 曼彻斯特编码通过每一个码元周期中间的跳变沿为上升沿还是下降沿来区分'1'和'0'; 而差分曼彻斯特编码是通过码元周期开始时刻是否发生跳变来区分'1'和'0'^[4]. 例如, 差分曼彻斯特编码发'1'时, 码元周期开始时刻不跃变, 即与前一码元周期相位相反, 发'0'时, 码元周期开始时刻就跃变(即与前一码元周期相位相同. 差分曼彻斯特编码比曼彻斯特编码的变化少, 因此更适用于高速串行数据传输.

发送状态机将完整的数据帧逐位传送到编码模块时, 编码模块采用频率为 Tx_clk 两倍的时钟 Ecd_clk

为激励对接收到的串行数据进行编码。由于 Tx_clk 周期与串行数据码元周期相同, 则 Tx_clk 周期为码元周期的一半。以 Ecd_clk 为时钟激励, 可以根据码元的内容对其前半周期和后半周期分别置位来实现编码。例如, 从发送模块输入的码元为‘1’, 其周期对应两个 Ecd_clk 周期, 在 Ecd_clk 第一个周期内编码输出数据不变, 在 Ecd_clk 第二个周期内编码输出数据取反; 同理, 如果从发送模块输入的码元为‘0’, 则在 Ecd_clk 第一个时钟周期内编码数据取反, 在 Ecd_clk 第二时钟周期内编码数据仍取反。为验证该编码方法的可行性和相位稳定性, 采用 Modelsim 进行仿真, 仿真结果如图 3 所示。Mdi 为编码模块输入波形, 即发送模块的输出波形, Mdo 编码后的波形, 可以看出, Mdo 的每一个码元周期内都带有一个跳变沿, 如果 Mdi 为‘1’, Mdo 对应波形前半周期信号不发生跳变, 如果 Mdi 为‘0’, 则 Mdo 对应波形前半周期信号发生跳变。




图 3 差分曼彻斯特编码的仿真波形

编码模块完成数据编码后通过 FPGA 自带 LVDS 接口将单端信号转换成 LVDS 信号传输到通信链路上。

2.4 解码模块与接收模块

接收端 FPGA 通过自带 LVDS 接口将接收到的差分信号转换成单端信号。解码模块首先根据接收的数据获取同步时钟, 然后在同步时钟的作用下完成对接收数据的正确解码。传输数据经过差分曼彻斯特编码后, 每一位的数据传输都会伴有信号跳变沿。本文采用频率 16 倍于 Tx_clk 的时钟 Dcd_clk 对输入信号进行采样获取信号跳变沿。但是连续两个码元之间也可能因为相位跳变而产生跳变沿, 此跳变沿与同步时钟无关, 因此需要根据 Dcd_clk 与 Tx_clk 的频率关系, 设计一个由计数器生成的时钟开关, 将连续两位码元之间的跳变沿信号滤除。如图 4 所示, 黄色波形为发送端发送的经过编码的数据信号, 蓝色波形为解码模块生成的同步时钟信号。从图中可以看出本文设计的时钟获取模块生成的时钟与传输数据是同步和稳定的, 可以用于接收数据的解码和同步接收。根据差分曼彻斯

特编码的特点, 码元为‘0’时编码后的波形与前一码元编码后的波形相位相同, 而码元为‘1’时编码后的波形与前一码元编码后的波形相位相反, 因此利用解析后的同步时钟对接收数据进行采样, 对相邻两个时钟周期采样的结果取异或即可实现对接收数据的解码^[5]。




图 4 接收数据和解码时钟

接收数据经过解码模块解码后, 数据逐位传输给接收模块。接收模块通过状态机完成接收过程。在空闲状态下, FPGA 实时监测是否收到帧头, 如果接收的数据与帧头相同, 则启动接收过程。根据设定的通信协议, 数据传输以字为单位, 在计算器的控制下接收完帧头后即可解析出帧长度。通过帧长度可以计算出数据的大小, 并在计数器的控制下依次解析出帧类型、保留字、数据和 CRC。同时在解析过程中对解析的数据进行校验码的计算。接收状态机每接收一个字的数据进行一次 CRC 循环计算, 并将数据存入 Ram。数据接收完成后, 将计算得到的 CRC 与解析出的 CRC 进行对比即可判断接收到的数据是否正确。如果没有误码, 则认为数据接收成功。状态机的整个工作流程如图 5 所示。




图 5 接收模块状态流程

3 测试与验证

本文根据设计的通信模块, 选用 XILINX Spartan6 FPGA 进行实际测试与验证. 采用 VHDL 语言编写各个逻辑模块. 接收端和发送端采用同一型号的 FPGA, 且 FPGA 外部时钟源频率参数相同. 图 6 中黄色波形为原始数据波形, 蓝色波形为其编码后的波形. 蓝色波形比黄色波形有短暂延时, 延迟由编码模块产生, 不影响系统的正常通信. 图 7 中黄色波形为接收端 FPGA 接收的编码波形, 蓝色波形为其解码后的波形, 蓝色波形比黄色波形也有短暂延时, 延时由解码模块产生, 延时很短, 不影响系统正常通信. 从图 6 和图 7 可以看出根据文中给出的方案, 采用 FPGA 来实现编码、解码等通信模块能够正确地实现数据的发送、编码、解码和接收过程, 该通信方案是可行的.

为验证本文给出方案的稳定性, 通过改变发送数据长度来进行多次的测试和验证, 统计 CRC 错误个数来判断通信效果. 实验结果表明, 该通信方案稳定可行.

4 结论

本文给出一种采用差分曼彻斯特编码的异步串行

通信方案, 基于 FPGA 进行了实现和测试验证. 相比于同步串行通信和判断电平宽度的异步串行通信^[6], 该通信方法实现简单, 具有较好的稳定性和灵活性, 尤其在远距离高频传输或外部干扰比较复杂的环境中具有较好的使用价值.

参考文献

- 1 韩佩富, 潘锋. 基于 VHDL 的异步串行通信电路设计. 半导体技术, 2003, 28(10): 21-22.
- 2 Skahill K. 可编程逻辑系统的 VHDL 设计技术. 朱明程, 孙普译. 南京: 东南大学出版社, 1998.
- 3 林生. 计算机通信与网络教程(第 3 版). 北京: 清华大学出版社, 2008.
- 4 俸天武, 谢芳. 基一种差分曼彻斯特编码解码器的 VHDL 模型. 电子器件, 1997, 20(1): 50-51.
- 5 Ana A, Rodriguez P. Sampling Frequencies Ratio Estimation and Symbol Timing Recovery for Based Binary Pluse Amplitude Modulation[Thesis]. Logan, Utah: Utah State University, 2008.
- 6 郝大海, 李中跃. 曼彻斯特编码的解码及其应用. 辽宁省交通高等专科学校学报自动化, 2010, 12(4): 25-26.