

# 支持 SJTAG 的边界扫描测试系统<sup>①</sup>

## Boundary Scan Tester System Supporting SJTAG

白洋铭 (复旦大学 计算机科学技术学院 上海 200433)

**摘要:** 本系统将 IEEE 1149.1 标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持 SJTAG 的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。

**关键词:** SJTAG JTAG IEEE 1149.1 边界扫描 互连测试

### 1 引言

基于边界扫描测试技术的故障诊断突破了传统的管脚接触式检测理论和手段,可以解决其他技术无法完成的超大规模集成电路的测试问题,可以解决新型电子装备中含可编程超大规模集成电路器件(CPLD 及 FPGA)、微处理器和数字信号处理器(DSP)等器件的电路板的板级测试和系统级测试问题,边界扫描测试技术已成为可测试性设计中应用最为广泛的技术之一,并形成了一系列的国际标准。IEEE std 1149.1-1990 作为边界扫描的第一个协议,主要目的是板级互连测试、芯片本身的测试和电路正常动作的动态观察和修改。IEEE std 1149.4 是对 1149.1 的一个补充,主要是为了解决混合信号电路的板级互连测试、分立元器件的参数值测试和混合信号集成芯片本身的测试。1149.6 则在以上两个协议的基础上,扩充了指令集,增加了交流耦合通路和差分通路的测试能力。

对于具有多个插件板(或电路模块)的设备,如果采用单一的边界扫描链路将各个板上的边界扫描链路串行连接起来,会使这个扫描链十分庞大。而且当某一插件板(或模板)不在位时,由于扫描链不连续,使得所有测试均不能进行。因此,在系统级可测试性设计中,最流行的方法是对 1149.1 协议增加寻址能力,采用层次化结构来支持系统级测试。目前,国际上的 SJTAG (System JTAG)<sup>[1]</sup>组织正对这种结构进行完善,期望能形成一种系统级的边界扫描测试标准。

针对系统级测试问题,我们结合科研项目,开发了一套支持 SJTAG 的边界扫描测试系统,能够实现对具有多板、多扫描链的设备进行测试,不但提高了测试吞吐量,并且从整体上提高了测试故障覆盖率。

### 2 支持 SJTAG 的边界扫描测试系统的设计

系统硬件主要包括被测平台、测试适配器和测试平台,三者关系如图 1 所示。




图 1 SJTAG 系统框架图

被测平台为现有的硬件平台或模块,它包含各种不同类型的处理器(PowerPC、TMS 系列 DSP),以及可编程器件(CPLD/FPGA)。通过分析被测平台,并在其基础上添加少量便于测试的辅助电路,从而实现对其的一系列测试。

测试适配器连接在测试系统提供的接口(如并口、USB 接口等)与被测系统的测试总线接口(JTAG 口)之间,从而建立起测试系统访问被测系统测试接口的通道。它主要包含接口转换逻辑、通信协议解析转换和信息交换格式转换等功能。采用 JTAG 总线来互连各

<sup>①</sup> 收稿时间:2009-01-03

个模块的控制接口相对来说比较统一，不用进行协议转换即可直接对模块上的链路进行测试，也可以与通用的编程、调试接口保持协议兼容。

测试平台主要包括平台测试硬件板卡和平台测试软件。平台测试硬件板卡包括接口信号采集模块、接口信号发生模块、网络信号测试模块、JTAG 信号测试模块。平台测试软件包括接口功能测试软件，JTAG 测试软件，其中后者实现系统级边界扫描测试功能，包括测试生成、测试向量加载、测试响应分析及图形化测试和调试界面。

### 2.1 边界扫描链路复用设计

对于板级的扫描链连接问题，我们将板内的 JTAG 链分成多个区段，每个区段分配一个独立的 JTAG 链，然后通过可寻址的边界扫描控制器 ASP(Addressable Scan Port)来实现复用，模块对外只有一个 IEEE1149.1 测试总线接口。考虑到扩展和内建自测试的需要，我们实现一个基于 FPGA 的七通道多路 IEEE 1149.1(JTAG)复用器 IP3208SPM01，它将 IEEE 1149.1 标准测试总线扩展为一个多路的测试总线环境。它支持最高 7 路局部 IEEE 1149.1 扫描链，并且每条链路能单独或者和其它链路串连起来工作。相对于单一连续扫描链，多路测试方法的优点在于提高了测试吞吐量，隔离系统中某个暂不测试的板并对剩下的板进行测试访问。

IP3208SPM01 本质上是支持 IEEE 1149.1 标准的设备，主要用来把扫描链分成方便管理的大小(图 2)，或者将特殊设备隔离到一条单独的扫描链上。多路扫描链的优点是增强错误隔离，加快测试时间和运行时间，减少向量的设定。




图 2 IP3208SPM01 在多路扫描链板级管理的使用

IP3208SPM01 的基本体系结构如图 3 所示。TAP

控制器和 16 种状态的状态机是设备的控制核心。通过扫描指令寄存器和各种测试数据寄存器来进行 IP3208SPM01 的各种功能测试(这些寄存器的行为在 IEEE-1149.1 中定义)。




图 3 IP3208SPM01 内部模块图

IP3208SPM01 选择控制器提供了允许 1149.1 协议在多路环境中使用的功能，它先比较背板的 SLOT 输入地址，如果匹配就激活 IP3208SPM01 去做接下来的扫描操作。

局部扫描端口网络(LSPN)包含用来选择不同端口配置的多路技术逻辑。LSPN 控制模块包含用来控制每一个局部扫描端口(LSP1, LSP2……LSPn)的局部扫描端口控制器(LSPC)。这一控制模块接收 IP3208SPM01 指令寄存器、模式寄存器和 TAP 控制器的输入。每一个局部端口包含 4 个必需的与局部 TAP 接口的边界扫描信号，外加一个可选的测试复位信号(TRST)。

具有多个插件板的系统级扫描链实现方法如图 4 所示，每个插件板通过 IP3208SPM01 芯片管理板内的边界扫描链，同时通过背板上的 JTAG 总线连接到外部的统一 JTAG 口。

当测试软件要对某个插件板进行操作时，它首先通过 JTAG 总线向所有插件板发送广播命令，告知它们当前被选择的插件板的地址。每个插件板接收到这个信息之后都会在内部判断自己的地址是否被匹配，只有地址匹配的插件板才会在后续各个总线操作周期中返回有效数据，否则，其数据输出信号保持高阻状

态。当插件板被选中以后，测试软件可以选址板上的 LSP。LSP 被寻址前后的链路分别为：TDI->寄存器(数据寄存器或者指令寄存器)->TDO 和 TDI->寄存器(数据寄存器或者指令寄存器)-> LSP-> TDO。




图 4 具有多个插件板的系统级扫描链实现方法

## 2.2 边界扫描测试软件

支持系统级边界扫描测试的测试软件主要考虑向量序列的定义、扫描链的定义、向量返回格式的定义、网表组件列表的定义、物理层、系统配置文件等问题。软件结构图如图 5 所示。




图 5 软件结构图

软件<sup>[3]</sup>主要分为三部分：测试生成、测试加载、

测试响应分析。

在测试生成部分，软件对输入的电路板网表文件、边界扫描链描述文件进行文件解析生成 xml 格式的互联映射文件。然后再综合用户的模式选择和算法选定生成 xml 的测试驱动文件。在算法选择部分，用户可以选择走步 0、走步 1、全 0、全 1 的一个算法或者多个算法的组合，算法的恰当组合能够提高故障类型的确定。

测试加载部分主要完成执行测试和配置操作的工作。把上面生成的测试驱动文件转化为能够通过 JTAG 进行测试的指令序列，使用内置在被测部件内的边界扫描单元、程序和相关的测试数据来驱动和配置被测部件内的设备，并且评测和验证被测部件的响应。

在测试响应分析部分，根据测试加载部分生成的测试结果，结合故障字典和测试算法进行分析判断，最后生成测试结果文件。测试结果文件内容包括是否存在故障、故障类型、故障位置等重要信息。

## 3 故障判断模型的改进

故障模型主要包括：固定逻辑故障、开路故障和桥接短路故障。固定逻辑故障根据绑定到逻辑“0”或“1”的状态，又分为 S-A-0 故障和 S-A-1 故障。

现在的互连测试算法<sup>[4]</sup>一般为走步 1 算法或者走步 0 算法，生成边界扫描测试的向量集。在生成测试向量集的基础上加载向量，即先选择互连器件对，接着对驱动方器件和受众方器件分别加载相应的状态命令，然后对驱动方加载测试向量，最后从受众方得到响应结果。然后比较加载向量和结果向量，从而判断连接关系是否正确，假如存在故障，则判断故障类型。

当采用走步 1 算法时，若结果矩阵中存在两列以上的全 0，S-A-0 和桥接故障的特征值一样，造成了算法的失效。也就说对一个  $n \times n$  的结果矩阵，规定其每个元素为  $V_{ij}$ ，如果对任意  $i \in [1, n]$  都有  $V_{ij} = V_{ik} = 0 (j \neq k)$  就会存在无法区分连线  $j$  和  $k$  故障类型为 S-A-0 还是桥接故障。

当采用走步 0 算法时，如果存在两个以上完全相等的两列，开路故障和桥接故障的特征值一样，这两种故障类型无法判断。即对一个  $n \times n$  的结果矩阵，规定其每个元素为  $V_{ij}$ ，如果对任意  $i \in [1, n]$ ，都有  $V_{ij} = V_{ik} (j \neq k)$ ，且  $0 \leq \sum_{i=1}^n V_{ij} \leq n-1$ ，就会存在无法区分

连线  $j$  和  $k$  故障类型为开路故障还是桥接故障。

为解决上述提出的问题,本系统在走步 0 算法或者走步 1 算法前面加上一行全 0 和一行全 1 进行互联测试。测试前生成的测试矩阵应该为  $(n+2) \times n$  的矩阵。下面以有五对互连关系的走步 1 算法为例进行说明。

改进后生成的测试向量矩阵如图 6 所示。

$$\begin{bmatrix} 1 & 1 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 \end{bmatrix}$$

图 6 改进的测试向量矩阵

相比原来测试向量的改进,在前面加上一行全 1 和一行全 0,然后驱动硬件进行测试最后得到结果矩阵,如图 7 所示。

$$\begin{bmatrix} 1 & 0 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 \end{bmatrix}$$

图 7 改进测试向量后的测试结果矩阵

由于结果矩阵的第 2 列的元素全为 0,则可以判定故障为 S-A-0,第 3 列和第 4 列除第一个元素为 1 外其余元素都相同并且为 0,那么可以断定第 3 列和第 4 列为桥接故障,程序判断结果和实际插入的故障类型一致。解决了走步 1 算法无法判断 S-A-0 和桥接故障的问题。

## 4 小结

通过对板级及系统级的可测试性技术研究,提出了系统级可测试性设计实现方法。开发的测试软件能够实现对具有多板、多扫描链的设备进行测试,提高了测试效率,并对现存的故障分析方法提出了改进,能够更快速准确地分析故障类型。

### 参考文献

- 1 Bennetts B. System JTAG Supporting eXternal and Embedded Boundary Scan Test (XBST, EBST). <http://www.sjtag.org>, [2005-11-01].
- 2 林金晓,陈伟男,周学功,彭澄廉,吴荣泉.基于 Eclipse 平台的边界扫描测试软件的开发.计算机工程, 2007, 33(12):280-282.
- 3 游方,钱彦岭,胡政.边界扫描测试仪软件系统开发.国防科技大学学报, 2000,22(3):114-117.
- 4 张学斌.基于 JTAG 的互连测试技术.今日电子, 2004, (4):5-6.