

有限状态机在 RTC 设计中的分析与应用

Analysis and Application of Finite State Machine in RTC Design

周 颢 (五邑大学 计算机实验中心 广东江门 529020)

谢晓阳 (西安交通大学 计算机科学与技术系 陕西西安 710049)

摘 要: 有限状态机 FSM 思想广泛应用于硬件设计,相比于其它设计方案有其难以超越的优越性。实时时钟 RTC(Real Time Clock)基本功能是提供时、分、秒等时间信息,并提供闹铃功能,因此广泛应用于需要实时时钟的场合如数码相机、PDA、计算机、手机等。

本论文首先介绍了有限状态机理论,阐述了使用 FSM 思想如何设计和实现 RTC,抽象出了主要模块的有限状态图,并给出了比较详细的设计方案。

关键词: 有限状态机 实时时钟 有限状态图 硬件设计

1 引言

从传统的工业控制到现在随处可见的家用电器、手机和各种电子消费产品,到处都可以看到嵌入式系统的应用。嵌入式系统^[1]不仅是一种新的计算机应用技术,更是现代电子系统的核心技术之一。随着嵌入式系统的广泛普及,嵌入式系统的复杂度也在迅速增加。因此,在嵌入式系统规模比较庞大时,要使用更好的分析设计方法,使应用程序结构性更好,运行效率更高,同时,更易于维护。有限状态机理论在计算机应用领域有着广泛的应用。它不仅在通信协议栈的开发中广泛使用,而且对于处理一些嵌入式类硬件设计中复杂的情况,状态机也大有用处。在设计阶段,开发人员可以利用这种简明的状态机模型来描述复杂的系统,这有助于从全局上把握工程,通过形式化验证,避免因考虑不周全以及疏忽造成的巨大损失。

2 有限状态机理论

有限状态机 FSM 思想广泛应用于硬件控制电路设计,也是软件上常用的一种处理方法(软件上称为 FMM——有限消息机)。它把复杂的控制逻辑分解成有限稳定状态,在每个状态上判断事件,变连续处理为离散数字处理,符合计算机的工作特点。同时,因为有限状态机具有有限个状态,所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理,相

反,有限状态机是闭环系统,有限无穷,可以用有限的状态,处理无穷的事务。

2.1 基本定义

有限状态机^[3]是一种具有离散输入输出系统的模型,它在任何时刻,都处于一个特定的状态^[2]。对于以事件驱动的程序设计,它是非常有用的设计模型。当在某一个状态下有事件发生时,根据当前状态和输入事件的不同,选择如何处理该事件以及是否需要转换到下一个状态。有限状态机:有限状态机是一个五元组 $M = (Q, \Sigma, \delta, q_0, F)$,其中

(1) $Q = \{q_0, q_1, \dots, q_n\}$ 是有限状态集合。在任一确定的时刻,有限状态机只能处于一个确定的状态 q_i ;

(2) $\Sigma = \{\delta_1, \delta_2, \dots, \delta_m\}$ 是有限输入字符集合,在任一确定的时刻,有限状态机只能接收一个确定的输入 δ_j ;

(3) $\delta: Q \times \Sigma \rightarrow Q$ 是状态转移函数,如果在某一确定的时刻,有限状态机处于某一状态 $q_i \in Q$,并接收一个输入字符 $\delta_j \in \Sigma$,那么下一时刻将处于一个确定的状态 $q = \delta(q_i, \delta_j) \in Q$ 。在这里规定 $q = \delta(q, e)$,即:对任何状态 q ,当读入空字符 e 时,有限状态机不发生任何状态转移;

(4) $q_0 \in Q$ 是初始状态,有限状态机由此状态开始接收输入;

(5) $F \in Q$ 是终结状态集合,有限状态机在达到终

端后不再接收输入。

2.2 状态转移图

对于有限状态机 $M = (Q, \Sigma, \delta, q_0, F)$ 的转移函数 δ 用圆圈(节点)表示状态,将存在转移关系的状态用有向弧连接,并在有向弧旁标注相应的输入字符;用标有箭头的节点表示初始状态;属于终结状态集中的状态用双圈表示。由上述规则所建立的有向图称为状态转移图。此外,还用到状态转换表和状态转换矩阵。

2.3 带输出的有限状态机

经典的 FSM 有两个带输出(或动作)的状态机解释: Moore 机和 Mealy 机。Mealy 机将状态转换和动作联系起来。动作需要消耗时间,所以 Mealy 机在动作执行时,处于两个状态之间,容易引起概念上的混乱(有些 Mealy 机采用动作零时间假设解决这个问题)。Moore 机很好地避免了这种情况。在 Moore 机中,动作与状态联系起来,因此,状态总能很好的定义。从形式上来看, Moore 机的输出(或动作)只与现行状态有关,而 Mealy 机的输出(或动作)却与现行状态和现行输入两者有关。

Mealy 机和 Moore 机在数学上是等价的(一个总能转换成另一个);但是,一般来说,同一系统, Moore 机建模要求较多的状态。因为, Mealy 机对同一状态能使用不同的转换(对不同触发的转换),而且能执行不同的动作; Moore 机必须使用不同的状态来表示不同动作被完成的条件。

2.4 FSM 在硬件电路设计中的优势

利用硬件描述语言设计的实用逻辑系统中,有许多是可以利用有限状态机的设计方案来描述和实现的。无论与基于 VHDL 的其它设计方案相比,还是与可完成相似功能的 CPU 相比较,状态机都有其难以超越的优越性,它主要表现在以下几方面:

a. 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态机的工作方式是根据控制信号按照预先设定的状态进行顺序运行的,状态机是纯硬件数字系统中的顺序控制电路,因此状态机在其运行方式上类似于控制灵活和方便的 CPU,而在运行速度和工作可靠性方面都优于 CPU。

b. 由于状态机的结构模式相对简单,设计方案相对固定,特别是可以定义符号化枚举类型的状态,这一切都为综合器尽可能发挥其强大的优化功能提供了有利条

件。而且,性能良好的综合器都具备许多可控或自动的专门用于优化状态机的功能。

c. 状态机容易构成性能良好的同步时序逻辑模块,这对于对付大规模逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。为了消除电路中的毛刺现象,在状态机设计中有多种设计方案可供选择。

3 RTC 设计

实时时钟 RTC(Real Time Clock)基本功能是向 MCU 提供时、分、秒、日历等时间信息,在系统掉电以后由片内或片外的备用电池供电,继续保持片内时钟的运行,因而广泛应用于需要实时时钟的场合如数码相机、PDA、电子计费、计算机、手机、通用电子、家用电器、工厂自动化等。

实时时钟^[2]通常提供并口或串口(IIC 或 3 线)与单片机进行通信,单片机可以很方便地对其进行读写控制。对于提供并行数据接口的 RTC,可直接连接到单片机的数据总线上,也可用单片机的 I/O 端口;对于提供串行接口的 RTC,一般是用单片机的 I/O 口线模拟串行口,实现对 RTC 的读写操作。

3.1 总体状态图

根据 RTC 要实现的功能,抽象出其有限状态图,如图 1 所示:

图中各个状态含义如下:

SET_TIME:设置时间状态

SET_ALARM:设置闹铃状态

READ_TIME:读取时间状态

READ_ALARM:读取闹铃状态

COUNTE:计时状态




图 1 RTC 总体状态图

复位后,系统处于计时状态,当选择不同的操作时,进入相应的状态;该指令执行完成后,回到计时状态。

3.2 RTC 总体设计

RTC 电路采用 IIC 总线与单片机进行通信。RTC 电路在满足启动条件后,首先读入串行命令,通过串并转换,获得八位指令。通过对指令译码,产生相应的控制信号,可完成读取实时时间,调整时间,设置闹铃状态,读取闹铃状态,关闹铃的功能,同时,当实时时间与设置的时间一致时,产生闹铃输出信号。

RTC 主要提供实时时间和闹铃功能,根据 RTC 要实现的功能,可将该电路分为五个模块:接口模块,寄存器选择模块,时间锁存模块,时间产生模块,闹铃模块。其结构图如图 2 所示。

3.3 FSM 的应用

RTC 结构中,接口模块主要完成输入输出控制,当输入输出端口为输入时,接收外部串行数据,完成串并转换,确定指令和数据,同时负责向外部提供应答信号;当输入输出端口为输出时,完成并串转换,向外部发送数据,并接收外部确认。同时,向寄存器选择模块提供读或写控制信号和地址信号,当指令为调整时间时,给时间产生模块产生置数信号,当指令为读取实时时间时,给时间锁存模块产生锁存信号。根据接口部分的功能,接口模块结构^[5]如图 3 所示。

3.3.1 串并转换模块

该部分通过状态机控制将 8 位串行输入数据转换为 1 字节的数据,供其它模块使用。其状态图如图 4 所示。图中各个状态如下所示:




图 2 RTC 结构图




图 3 接口模块内部结构图




图 4 串并转换状态图

IDLE :空闲状态

BIT_SHIFT :接收 1 位数据, 移位状态

BYTE_REC :生成 1 字节数据状态

系统复位后,电路处于空闲状态,当接收 1 位数据后,进入接收串行数据移位状态,如果接收数据不够 1 字节,则保持此状态,当数据满 1 字节后,进入 1 字节数据生成状态,数据取走后,重新回到空闲状态。

3.3.2 状态机模块

在设计中,采用有限状态机控制 IIC 接口,同时,在各个状态的控制下产生相应的控制信号和与主设备相关的应答信号和数据^[4]。根据 IIC 接口的功能,将 IIC 接口状态机划分为六个状态:

IDLE :总线空闲状态

IR_READ :读取指令状态

ACK_IR :指令确认状态

DATA_READ :读数据状态

ACK_WAIT :等待数据确认状态
 DATA_WRITE :写数据状态
 ACK_SEND :送数据确认状态
 其状态转换图如图 5 所示。




图 5 IIC 接口状态机

系统复位后,总线处于空闲状态,当检测到开始条件后,开始读取指令,进入读取指令状态,接收完指令后,判断设备码是否与该设备匹配,若不匹配,则控制总线进入空闲状态,若匹配,则进入指令确认状态。在指令确认状态时,根据指令,完成地址寄存器和地址边界寄存器的初始化,同时根据指令产生不同的控制信号,若指令为读,则进入读数据状态,使读信号为高,产生读信号的上升沿,若为写,则进入写数据状态,使写信号为高,产生写信号的上升沿。在读数据状态时,当输出八位数据后,进入等待数据状态,同时使地址寄存

器中数据加 1,读信号为低,若未收到确认,则状态机保持状态不变,若收到确认,但指令未执行完成,状态机进入读数据状态,若指令执行完成,则状态机进入总线空闲状态,在写数据状态时,当输入八位数据时,地址寄存器中数据加 1,写信号为低,状态机进入发送数据确认状态,在发送数据确认状态,若指令未执行完成,则状态机进入写数据状态,若指令执行完成,则进入总线空闲状态。

4 结论

利用有限状态机模型,我们可以对硬件设计中的各个模块建立有限状态图。通过硬件描述语言,状态机可以方便的实现电路的综合。同其它设计方式相比,其还具有无法比拟的优越性。因此,有限状态机思想在硬件设计中还是很有用的。

参考文献

- 1 周立功. ARM 嵌入式系统基础教程. 北京:北京航空航天大学出版社,2006. 1-5.
- 2 胥静. 嵌入式系统设计与开发实例详解-基于 ARM 的应用. 北京:北京航空航天大学出版社,2005. 136-140.
- 3 蒋宗礼. 形式语言与自动机理论. 北京:清华大学出版社,2003. 203-253.
- 4 王中元,胡瑞敏,朱力,李明. 基于有限状态机的视频编解码器设计. 计算机工程,2007,33(15):220-221.
- 5 唐朔飞. 计算机组成原理. 北京:高等教育出版社,2002. 185-189.