

PLD 在远程拨号智能报警系统中的应用

王振红 李洋 (北京北方工业大学工学院 100041)

摘要: 本文介绍一种使用公用电话网进行远程拨号预警的系统。该系统通过Altera公司的EPM7128SLC84_15可编程逻辑器件作控制核心, 实现对远程系统的拨号预警功能。

关键词: 双音多频(DTMF) VHDL语言 可编程逻辑器件(CPLD) 红外智能拨号报警

目前, 远程智能拨号报警大多采用单片机作为控制核心, 这种传统设计方法的特点是硬件和软件截然不同, 设计中不可相互替代, 而且硬件连线复杂, 可靠性较差。而基于VHDL语言、以可编程逻辑器件CPLD作为控制核心实现的与电话线连接的远程智能拨号报警系统, 与传统设计相比较, 不仅简化了接口和控制, 提高了系统整体性能及工作可靠性, 也为进一步系统集成创造了条件。

1 系统原理和组成

智能电话远程预警系统主要完成的功能是当有人非法进入室内时通过拨预置的电话号码进行远程预警。当有人进入室内时, 人体传感器通过红外探测采集盗窃信号输入, 系统能够自动摘机, 并判断电话线是否处于可拨号状态。若是, 则拨预置的电话号码, 否则挂机, 延时后重拨。在拨号后, 要重新判断电话线的状态是否为回铃音, 若是, 则挂机, 否则挂机延时后重拨。

基于以上要求, 此系统设置了系统摘机挂机电路、系统报警电路、信号音检测电路、系统发码(DTMF)电路以及提供系统工作的电源系统和时钟频率发生系统等。

此系统通过主控电路协同摘挂机控制电路、报警电路、信号音检测电路、系统发码电路、摘挂机电路实现远程预警的功能。

2 系统外围电路

外围电路主要包括系统摘挂机控制电路、系统报警电路、系统发码电路、信号音检测电路、时钟频率发生电路、电源系统等。

2.1 摘挂机控制电路(如图1示)

由于此系统一般在无人值守的情况下工作, 因此系统必须实现自动摘挂机功能, 当启动电路中en的上升沿(振铃信号)到来时, 主控系统使其输出端之一PICK变为高电平, 此时三极管导通, 使继电器J开始工作而吸合J, 从而实现自动摘机。主控电路同时通过语音提示电路发出语音提示信息, 经耦合器N进入电话线反馈给用户, 用户可按语音提示进行操作, 如进行密码校验、实际控制家电等。(具体操作参见语音提示电路和主控电路的介绍)

系统挂机有两种方式, 其一为用户在进行完命令操作之后, 按电话机上某键或某些键的组合, 主控系统对其进行判断后给PICK一个低电平, 断开继电器, 从而实现自动挂机; 另一种方式则是在用户挂机后, 主控系统经过延时30秒, 如果仍没有新的命令传送过来, 则PICK输出低电平来实现延时关机。




图 1

2.2 系统报警电路(如图 2 所示)




图 2

本系统采用 EFP 型热释电式红外传感器进行探测。当有人进入其探测范围时,传感器在 2 号管脚输出正向电压,经运放放大后产生盗窃信号 alarm,作为预警系统的启动信号提供给主控电路。(详细处理见后页的主控电路的介绍)

2.3 信号音检测电路

电话系统拨号音、回铃音和忙音的音源频率平均为 450Hz(+/-25Hz),只是断续比不同且在时间上有明显差异(拨号音为 450Hz+/-25Hz 连续信号,忙音为 0.35S 通 0.35S 断,回铃音为 1S 通 4S 断。)信号音检测电路的具体电路如图 3 所示。




图 3

当电话信号音到来后,经光电耦合管在 Q1 的输出端产生一个下降沿,经 74LS10 滞回比较后送给主控系统 count 计数,主控系统则根据 5 秒内计数值的不同来确定此时的电话线路是否处于可拨号状态。

判断信号音时,对 count 信号计数 5 秒,拨号音的计数下限为 $(450-25) * 5 = 2125$,计数上限为 $(450+25) * 5 = 2375$,即计数范围为 2125~2375。同理,忙音的计数范围为 1041~1212,回铃音的计数范围为 425~475,无信号音的计数应为 0。在实际编程中,需考虑一定的计时计数

误差,从而使程序简化,因此采用不同信号音相邻计数界限的中间值来区分不同的信号音。同时,为了合理利用 CPLD 硬件资源,中间值应尽量选为 $2(N)$ (N 为整数)。最后设定为计数值大于 1792 为拨号音,在 102~1791 之间为忙音,在 256~1023 之间为回铃音,小于 255 为无信号音,这一部分功能的具体实现将在主控电路中做详细介绍。

2.4 系统发码电路

系统发码电路如图 4 所示




图 4

此电路与主控电路协同工作。由主控系统发出选通信号 ENABLE 使 22100 选通,然后把预置的电话号码(或呼机号)以串行方式通过 RA0~3 传送给 22100,此时在 5087 的 M 端就可以把相应的键值以 DTMF 的方式发送到运算放大器,运算放大器放大后经耦合器 N 反馈到电话线上,从而实现预警拨号功能。

2.5 时钟频率发生电路

时钟频率发生电路采用 555 芯片,构成多谐振荡器,通过输出 CLK 为主控电路提供 1KHz 的时钟频率。

2.6 系统电源

本系统中所需供电均为 5V 直流,因此可通过整流桥和 7805 的稳压块将 220V 的交流电压变为系统所需的 5V 直流电压。

3 主控电路的 CPLD 功能模块设计

当有报警信号输入 (alarm=1) 时,此模块会让系统自动摘机,并判断信号是否为拨号音。若为不可拨号音则关机,延时一段时间后重新摘机;若为可拨号音,则将内部的电话号码各位顺次移出,通过发码电路实现自

动报警拨号功能。

基于以上功能特点

如前所述,此功能模块分为三个子模块,它们分别是报警摘机子模块、信号音检测子模块、拨号子模块,现对其分述如下:

3.1 报警摘挂机子模块 lyzaiji (如图 5 示)




图 5

当有盗窃信号(alarm=1)输入时,系统能够自动摘机。当确认为不可拨号状态时挂机,延时后重新摘机;系统拨完号以后也应能自动挂机,上述功能是由 lyzaiji 模块实现的。

如图示 CLK 是系统时钟输入,alarm 是人体检测传感器采集的盗窃信号输入,reset 是系统复位信号输入,stop 为拨号完成且检测为回铃音后的挂机控制信号输入 busy 为遇忙音的信号输入(stop、busy 都由信号音检测子模块 lyjiance 送来)。当有盗窃发生时,alarm 输入信号有效。该模块使摘机输出信号 pick 有效(pick=1),从而驱动摘挂机电路产生摘机动作。如果摘机后电话信号音识别模块 lyjiance 送来的是系统忙信号,即 busy=1,此模块输出挂机信号(pick=0),延时一秒后重新摘机,直到电话信号音为可拨号状态(busy=0),拨号完成且检测为回铃音后 stop=1(由 lyjiance 送来),此模块产生挂机信号。

此模块 VHDL 程序如下:

```
architecture rtl of lyzaiji is
begin
    process(clk,stop,busy,alarm)

        variable i: integer; begin
            if(clk'event and clk='1')then
                if(reset='1' or stop='1')then/* 当系统复位输入或拨号完成时 */
                    pick<='0';/* 产生挂机信号 */
                    i:=0;
                elsif(alarm='1')then/* 当有盗窃信号输入时 */
                    if(busy='0')then/*若电话线处于可拨号状态*/
                        pick<='1';/* 系统摘机 */
```

```
else
    pick<='0';/* 若为忙音状态 */
    i:=i+1; /* 延时一秒 */
    if(i=1000)then
        pick<='1';/* 延时后摘机 */
        i:=0;
    end if;
end if;
end if;
end if;
end if;
end process;
end rtl;
```

3.2 信号音检测子模块 lyjiance(如图 6 示)




图 6

电话信号音检测原理在前面已经叙述,在设计中计数器的计数值大于 1792 认为是可拨号状态,在 1792 和 1024 之间为忙状态,在 256 和 1023 之间为回铃音。CLK 为时钟信号输入端。count 为计数脉冲输入端,与系统信号音检测电路的 count 相连。pick 是摘机信号输入端。busy 为电话忙状态标志信号输出端。dial 是拨号使能输出端。over 为拨号结束标志位输入,stop 为系统停止拨号并申请挂机的标志位输出(连接至 lyzaiji 的 stop 端)。

此模块功能:当摘机信号有效时(pick=1,由 lyzaiji 提供),模块中计数器开始计数,程序中有一个计数停止标志位 stp。当系统摘机技计数的同时,另一计数器定时 5 秒,到 5 秒时 stp=true,此时将计数结果与 1792 比较。如果计数值大于 1792,则说明电话交换机系统处于可拨号状态,dial 置 1,busy 置 0,以触发拨号模块(lydial)进行仿真拨号;否则电话处于不可拨号状态 dial 置 0,busy 置 1,驱动报警摘挂机模块(lyzaiji)挂机(pick=0)。当拨号完成后,由 lydial 将 over 置高送至本模块,此时本模块会重新对 count 进行计数。若数值在 256-1023 之间,则认为是回铃音,延时 2 秒后挂机(stop=1)。否则,busy 为高电平输出忙信号,使lyzaiji挂机,然后重新摘机拨号。

其部分 VHDL 程序如下:

```
process(count)
```

```

variable cnt: integer; /* 信号检测计数变量 */
begin
if(pick='0')then /* 若系统处于挂机状态 */
    dial<='0';
    busy<='0';
    again<='0';
    cnt:=0;
else /* 若系统处于摘机状态 */
    if(stp=true)then /* 5 秒定时时间到 */
    if(1024<cnt<=1792)then /* 系统处于忙状态 */
        dial<='0'; /* 拨号标志无效 */
        busy <='1'; /* 忙音标志有效 */
    elsif(cnt>1792) /* 系统处于可拨号状态 */
        dial<='1'; /* 拨号标志有效 */
        busy<='0'; /* 忙音标志无效 */
    elsif(1023>cnt>256) /* 电话线上为回铃音 */
        stopen<='1'; /* 挂机延时标志位置高 */
    end if;
else /* 5 秒定时未到 */
    if(count'event and count='1')then
        cnt:=cnt+1; /* 信号检测计数器计数 */
    end if;
end if;
end if;
end process;
    
```

3.3 拨号模块 lydial(如图 7 示)




图 7

当 dial 信号有效时 (dial=1 时) en 变为高电平, en 连接到 22100 的 enable 端, 以驱动系统发码电路。与此同时, 内置的八位电话号码键值顺次从 digit 的四个端口移出至 22100 的 RA0-RA3, 从而使系统发码电路能够顺利译码。当发完电话号码后将 over 位置高。

此模块中很重要的一个功能是将预先社顶的八位电话号码键值串行输出至系统发码电路。为了实现这一功能, 此模块内置了一个循环移位、串行输出的计数

器。如图示。d0-7 都是长度为 4 的位矢量, 在 cp 脉冲的作用下能够顺次移出置 4 位输出端口 digit。

3.4 三大模块的协同工作

以上介绍了报警模块 (lybaojing) 的三个组成子模块。此三个模块连接起来系统的电路图如图 8 所示。




图 8

此报警模块的工作过程为:

alarm 报警信号输入 lyzaiji 模块, 产生 pick=1 摘机信号, 控制摘挂机电路。然后信号音检测模块在摘机后对 count 输入信号计数, 判断电话音是否为拨号音。若非拨号音, 产生电话忙信号 busy 至 lyzaiji 模块, 输出挂机信号 pick=0, 系统挂机。然后延时摘机后重判。若为拨号音, 则 lyjiance 模块输出拨号信号 dial 至 lydial 模块。Lydial 与系统发码电路进行数据通信, 控制其按预先设置的电话进行自动拨号。拨号后延时, 由 lyjiance 模块判断电话音是否为回铃音。若是, 则延时挂机; 若不是, 则挂机后延时重拨。

4 系统功能逻辑仿真

本系统采用的 CPLD 芯片为 Altera 公司的 EPM7128SLC84_15, 用 MAX PLUS II 软件工具开发。设计输入完成后, 进行整体的编译和逻辑仿真, 然后进行转换、布局、延时仿真生成配置文件, 最后下载至 CPLD 器件, 实现其硬件功能。各信号的逻辑功能和时序配合完全达到设计要求。■

参考文献

- 1 《VHDL 设计电子线路》, 边计年、薛宏照译, 清华大学出版社。
- 2 《VHDL 程序设计》, 曾繁泰、陈美金著, 清华大学出版社。