并行程序错误调试技术研究综述
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:

国家自然科学基金(6137081);国家高技术研究发展计划(863)(2012AA010901)


Survey and Analysis of Debugging Concurrecy Bug
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    随着多核设备的普及,主流软件系统的构建模式已经由单线程串行转为多线程的并行方式. 然而,由于并行程序的不确定性,使得调试并行程序错误要比串行程序的错误困难很多. 因此,如何高效地调试并行程序错误成为了亟待解决的问题. 对并行错误调试技术做了全面的研究与分析. 在此基础上,进一步讨论了不同调试技术的优劣,也对并行调试技术可能的发展方向进行展望.

    Abstract:

    The popularity of multiple-core devices has made parallel programming a necessity to harness the abundant hardware resources. However, due to the non-determinism of parallel software, writing robust parallel software is notoriously hard. Therefore, how to debug concurrency bugs efficiently has become an issue that needs to be urgently deal with. In this paper, we have surveyed the parallel debugging technologies systematically. Further, based on the survey, we have made classifications and comparisons. At last, we have presented the prospects of the possible development direction of concurrency bug debugging approaches.

    参考文献
    相似文献
    引证文献
引用本文

戴卓方,张为华.并行程序错误调试技术研究综述.计算机系统应用,2014,23(10):1-10

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2014-03-04
  • 最后修改日期:2014-03-31
  • 录用日期:
  • 在线发布日期: 2014-10-17
  • 出版日期:
文章二维码
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号