嵌入式多核平台调试技术
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


Debug Technology for Embedded Multi-Core Platform
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    多核处理器因其处理能力和功耗的潜在优势, 逐渐应用于嵌入式系统中. 而多核体系的并行程序调试难度将直接影响到产品的释放周期, 其调试过程的复杂度将随着片上核数的增加而呈指数上升. 本文针对多核平台中常见的异常问题, 通过分析MIPS架构的软硬件平台工作原理, 介绍了一种嵌入式多核系统的调试方法, 实现对简单程序的跟踪分析, 方便了多核系统的调试.

    Abstract:

    The multi-core processor is widely used in embedded systems because of its potential advantage in power consumption and data processing capability. The debugging difficulty of parallel programming will directly affect the release time of products. The complexity of the debugging will rise in index rate with the increase of cores. To resolve the common abnormal issues in multi-core platform, this thesis introduces a type of debugging method of the multi-core embedded system to trace simple executive programs by means of analyzing of the working mechanism of MIPS architecture, which makes the debugging of multi-core platform more convenient.

    参考文献
    相似文献
    引证文献
引用本文

余攀峰.嵌入式多核平台调试技术.计算机系统应用,2013,22(11):187-189,203

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2013-04-19
  • 最后修改日期:2013-05-27
  • 录用日期:
  • 在线发布日期: 2013-11-22
  • 出版日期:
文章二维码
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号