双FPGA高速数字系统的设计与实现
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


Design and Implementation of Dual-FPGA High-Speed Digital System
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    系统以两片Spartan-3E系列FPGA器件XC3S500E为核心,选用A/D转换芯片MAX12529进行高速同步采样、D/A转换芯片DAC902进行实时信号产生。两片FPGA通过8bit数据位互连或共享高速双口RAM方式实现通信。两片独立配置,分别辅以FLASH存储器,构成一个功能较强的数字系统。

    Abstract:

    Centering on two pieces of Spartan-3E series FPGA chip XC3S500E,the system uses ADC MAX12529 for high-speed synchronous sampling and DAC902 for real-time signal generating. Two pieces of FPGA can communicate with each other by interconnecting the 8-bit GPIO, or by the sharing of high-speed dual-port RAM. Its configuration circuits are independent, and it constitutes a high-performance digital system with a FLASH memory, respectively.

    参考文献
    相似文献
    引证文献
引用本文

罗旗舞,谢洪途,黎福海.双FPGA高速数字系统的设计与实现.计算机系统应用,2010,19(10):135-138

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2010-01-26
  • 最后修改日期:2010-03-18
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号