流水线的FPGA低功耗设计①
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


FPGA Low Power Design Using Pipeline
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    在组合逻辑中加入寄存器级形成流水线,减少了信号毛刺的产生和传播,从而降低FPGA动态功耗,通过XPower 功耗分析工具总结出了流水线设计和非流水线设计的功耗,为了做出更完整的对比,使用了低翻转率信号,随机翻转率信号和高翻转率信号作为输入,最后得出结论,对于高翻转率的信号,使用流水线可以一定程度的降低FPGA的功耗,对于低翻转率的信号,使用的流水线可能会使用比非流水线更多的功耗,并分析了其原因。

    Abstract:

    By adding new registers in combinational logic, pipeline can reduce the generation and propagation of glitch. This paper compares the power dissipation of pipeline design and non-pipeline design, using low transition probability signals, random transition probability signals and high transition probability signals. It comes to the conclusion that pipeline can reduce power dissipation in high transition probability signals design, but for low transition probability signals design, pipeline may consume more power, and its reason is analyzed.

    参考文献
    相似文献
    引证文献
引用本文

李宏钧,胡小龙.流水线的FPGA低功耗设计①.计算机系统应用,2010,19(8):234-237

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2009-12-13
  • 最后修改日期:2010-01-07
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号