基于单FPGA的可伸缩高速IP查找设计

微信公众号

网站二维码

首页 > 过刊浏览>2004年第13卷第9期 >36-39

基于单FPGA的可伸缩高速IP查找设计
DOI:
                        
CSTR:
                        
作者:
                        
作者单位:
作者简介:
通讯作者:
中图分类号:
基金项目:

FPGA based Highly Efficient and Scalable IP Lookup

Author:

Affiliation:

Fund Project:

摘要

图/表

访问统计

参考文献

相似文献

引证文献

资源附件

文章评论

摘要:

现今对IP查找的解决策略中,很少同时考虑了经济性和有效性.本文提供了一个经济有效:基于FPGA(现场可编程序门阵列)而且可伸缩(scalable)的设计.通过扩展内部的快速IP查找引擎,可以保证在最差情况下每秒20,000,000次查找,平均情况下每秒36,231,002次.实验模拟所用的路由表信息来自于Mae West的路由表快照.

Abstract:

参考文献

相似文献

引证文献

引用本文

袁晶,陆颖迪.基于单FPGA的可伸缩高速IP查找设计.计算机系统应用,2004,13(9):36-39

复制

文章指标

点击次数:
下载次数:
HTML阅读次数:
引用次数:

历史

收稿日期:
最后修改日期:
录用日期:
在线发布日期:
出版日期:

微信公众号

网站二维码

引用本文

分享

文章指标

历史

文章二维码