

基于 LM3S9B96 的 IEEE1588 时钟同步系统^①

郭鹏飞, 任小玲, 黄国兵

(西安工程大学 计算机科学学院, 西安 710048)

摘要: 随着分布式系统在工业制造与实时控制、医疗、电力等方面的广泛应用, 应用系统对时钟同步精度要求越来越高. 传统的同步模式如 GPS、NTP 等, 由于在成本或同步精度方面的原因, 难以满足工业应用需求. 采用硬件辅助实现 IEEE1588 的时钟同步技术可以极大的减少同步误差, 是现在实现高精度同步的有效方法, 并且实现综合成本较低. 分析了 IEEE1588 基本同步原理和 LM3S9B96 物理层芯片的功能结构, 实现了基于 LM3S9B96 的 IEEE1588 时钟同步模块, 在局域网中测试、验证了其同步精度可达到纳秒量级.

关键词: IEEE1588; LM3S9B96; 时钟同步; 硬件时间戳

Study and Implementation of IEEE1588 Clock Synchronization System Based on LM3S9B96

GUO Peng-Fei, REN Xiao-Ling, HUANG Guo-Bing

(College of Computer Science, Xi'an Polytechnic University, Xi'an 710048, China)

Abstract: With distributed systems widely used in manufacturing and real-time control of industrial, medical, power, etc. The demand for clock synchronization system becomes urgent. Traditional synchronous mode, such as GPS, NTP, etc., due to the reasons of cost or synchronization accuracy is difficult to meet the demand for industrial applications. Hardware-assisted IEEE1588 clock synchronization technology can greatly reduce the synchronization error. It is the effective way to achieve high-precision synchronization, and lower overall costs. The functional structure of physical layer chip LM3S9B96 and the basic synchronous principle for IEEE1588 protocol are analyzed in this paper. Realized the IEEE1588 clock synchronization module based on LM3S9B96. Testing and validation in LAN, its synchronization accuracy can be achieved nanoseconds.

Key words: IEEE1588; LM3S9B96; clock synchronization; hardware timestamp

随着网络技术的不断发展, 分布式系统现在在测量仪器和工业控制、医疗、通信、电力等各个领域的应用越来越广泛, 并且对同步精度要求也越来越高. 当前, 在应用最广泛的传统同步技术 NTP、SNTP 及 GPS 中, NTP 和 SNTP 的时间同步精度仅能达到毫秒量级; GPS 的时间同步精度可以达到纳秒量级, 但其需要特定的收发装置, 且不支持以太网端口, 用于工业应用领域成本较高^[1,2]. 采用硬件辅助实现的 IEEE1588 时钟同步技术, 同步精度可以达到纳秒量级, 同时, IEEE1588 时钟同步技术本身就是基于以太网设计实现的, 无需额外的时钟信号线, 可以很好的利用现有资源来实现, 相对于传统的同步技术, 综合成本

较低, 故其在工业应用领域有其独特的优势, 应用前景广阔.

1 IEEE1588时钟同步基本原理

IEEE1588 标准把网络系统内部的时钟按照树形管理模式使系统内的时钟形成主从关系^[3]. 在一个 PTP 域中, 协议运用最佳主时钟算法 BMC 选取域中最精确、最稳当的时钟作为主时钟, 其它的作为从时钟, 主时钟提供参照时间, 通过交换 PTP(Precision Time Protocol)时间消息报文, 各从时钟估算同主时钟的时间偏差校正本地时钟达到同主时钟的时间同步^[4].

^① 收稿时间:2012-08-28;收到修改稿时间:2012-10-03

两个时钟同步主要完成 2 个量的同步, 即时钟频率同步和时间同步. IEEE1588 时钟同步协议把实现这两个量同步分为两个测量阶段来完成: 时钟偏移测量阶段和网络延迟测量阶段. 要注意的是: 测量阶段只是逻辑上的区分, 在实际同步过程中是作为一个整体进行的^[5]. IEEE1588 时钟同步是通过主从时钟间周期性的交换 PTP 时间同步报文来完成的, 用于时钟同步的时间报文消息有 4 种: Sync、Follow_Up、Delay_Req、Delay_Resp, 协议根据是否需要传送 Follow_Up 时间同步报文来告诉从时钟 Sync 发出的精确时间将同步模式划分为两种: 单步模式和两步模式. 单步模式下不需要传送 Follow_Up 时间同步报文携带 Sync 发出的精确时间, 而是直接将 Sync 发出的精确时间放到 Sync 中传送给从时钟, 两步模式下 Sync 发出的精确时间则放在 Follow_Up 时间报文中传送给从时钟. 以两步模式为例, IEEE1588 时钟同步过程如图 1 所示:




图 1 IEEE1588 时钟同步

偏移测量阶段:

主时钟周期性的向域中广播 Sync 时钟同步报文, 同步周期一般设为 2s. 根据 IEEE1588 时钟同步协议, 主时钟接到本地时钟脉冲信号后, 构建 Sync 时钟同步报文向所在域以广播模式发送出去, 同时记录 Sync 报文发送的精确时间 t_1 , 从时钟接收 Sync 报文, 记录下接收到的精确时间 t_2 , 根据 t_1 和 t_2 可以计算出主从时钟之间的时间偏差 Offset, 以下简称为 O.

延迟测量阶段:

为了避免多个从时钟同时向主时钟请求服务, 而造成主时钟负担过重带来的延迟误差, 从时钟接收到 Sync 报文后, 经过一个很小随机时间量后, 向主时钟发送延迟请求报文 Delay_Req 时钟同步报文, 同时记录 Delay_Req 时钟同步报文的精确发送时间 t_3 , 主时钟接收 Delay_Req 时钟同步报文, 记录下接收到 Delay_Req 时钟同步的精确时间 t_4 , 然后, 主时钟使用 Delay_Resp 时钟同步报文将 t_4 送回从时钟. 根据 t_3 和 t_4 可以计算出主从时钟之间的报文传输延迟 Delay, 以下简称为 D.

由上述同步过程, 易知主时钟到从时钟之间报文传输延迟 D_{ms} 为:

$$D_{ms} = t_2 - t_1$$

从时钟到主时钟之间报文传输延迟 D_{sm} 为:

$$D_{sm} = t_4 - t_3$$

IEEE1588 协议假设报文在主从时钟之间往返路径对称, 也就是 $D_{ms} = D_{sm}$, 故:

$$D = \frac{1}{2}((t_2 - t_1) + (t_4 - t_3))$$

又知:

$$t_2 = t_1 + O + D \quad (1)$$

$$t_4 = t_3 - O + D \quad (2)$$

根据(1)式和(2)式可以得:

$$O = \frac{1}{2}((t_2 - t_1) - (t_4 - t_3))$$

根据计算出来的 O 和 D 来调整从时钟本地时钟, 这样主从时钟之间就完成了—次时钟同步.

2 IEEE1588 时钟同步系统设计与实现

硬件设计采用 TI 公司的 DK-LM3S9B96 作为开发板, 以最佳主时钟算法选取的主时钟为参考时钟源, 通过工业以太网的 UDP/IP 通信完成主从时钟间的时钟同步.

2.1 系统硬件结构

DK-LM3S9B96 开发板的核心是基于 ARM Cortex-M3 的 32 位 LM3S9B96 微控制器, 80MHz 工作频率的 LM3S9B96 微控制器, 具有 256K 闪存和 96KSRAM, 同时集成了以太网的 MAC 和 PHY 层^[6], 为网络报文提供高精度的硬件时间戳, 完全支持 IEEE1588 精密时钟同步协议.

DK-LM3S9B96 开发板的硬件结构如图 2 所示:




图 2 DK-LM3S9B96 开发板的硬件结构

DK-LM3S9B96 板上具有丰富的外围设备和接口,其主要片内存储器、片上外围设备和 MCU 三部分组成,USB 控制器设备提供电源和调试接口,此外也可以通过 DC power 插口提供电压,片内的以太网控制器提供了完整的网络功能,在 MAC 操作中,General-Purpose Timer 3(GPT3)结合 Ethernet MAC Timer Support (MACTS)为网络报文提供精确的时间戳^[7],ARM Cortex-M3 微控制器提供了软硬件控制中断,中断延迟为纳秒级,实时测量和控制也是该开发板的应用设计目的之一。

2.2 系统功能设计

系统的软件结构如图 3 所示,系统主要分成两大功能模块:PTP 通信模块和时钟驯服模块。PTP 通信模块实现了 IEEE1588 协议中主时钟和从时钟之间的报文通信,获得相应的时间信息和管理信息的功能;时钟驯服模块实现了时间信息加工和本地时钟校正的功能,

两个模块相互配合完成主时钟和从时钟间的时钟同步。




图 3 系统软件结构示意图

2.2.1 PTP 通信模块

PTP 通信模块由 PTP 协议引擎模块、PTP 报文发

送模块、PTP 报文接收模块 3 大模块构成, 完成了最佳主时钟选择、PTP 数据集维护和更新、报文时间计算、时钟状态转换、报文组帧解帧以及时间戳打印和解读功能。

PTP 协议引擎模块细分为以下四个模块:

① 时钟状态转换控制模块. 在不同的环境和条件下, 将本地时钟设置成相应的状态. 这个模块的主要功能是负责完成设备初始加电时的初始化状态、出现异常后的故障状态、运行最佳主时钟算法后决定的主时钟状态或从时钟状态、同步未实现时的未校准状态、通常情况下的侦听状态等各状态的管理和转换控制. 引起时钟状态改变主要有两个原因: 一是状态改变事件 STATE_CHANGE_EVENT 的发生; 二是时钟同步周期。

② 最佳主时钟选择模块. 该模块主要是用来选择本地网络中最精确、最稳定的时钟作为主时钟, 同时决定本地时钟应处的状态. 最佳主时钟选择算法主要包括两个步骤: 首先从本地时钟通信端口中选出一个质量最好的同步报文; 再是根据上述结果, 比较此时的主时钟和本地时钟的属性, 决定本地设备 PTP 协议引擎所处的状态^[8]。

③ PTP 数据集维护和更新模块. 该模块完成了对缺省数据集、当前数据集、双亲数据集、全局时间数据集、端口配置数据集以及外来主时钟数据集的维护和更新. 当每次同步完成时利用 UPDATE_PTP_DATASET 对本地 PTP 数据集进行维护和更新。

④ 时钟驯服模块接口模块. 该模块主要用于对获得的时间戳信息进行简单的计算, 同时将计算获得的 D_{ms} 、 D_{sm} 传送给时钟驯服模块。

PTP 报文发送、接收控制模块主要完成时钟同步报文的构造和解析、控制以太网控制器为报文打入时间戳信息和提取时间戳信息。

PTP 通信模块的程序流程如图 4 所示。

2.2.2 时钟驯服模块

如图 3 所示, 时钟驯服模块描述了时间消息从右到左、从 PTP 通信模块获得时间信息到完成时钟校准、从协议到时钟校准的整个过程. 时钟驯服模块的主要任务是对获得的时间信息进行运算、降噪处理及从时钟本地时钟校准。




图 4 PTP 通信模块程序流程图

通过时钟驯服模块接口模块时钟驯服模块获得两个时间信息: 主时钟到从时钟报文传输延迟 D_{ms} 、从时钟到主时钟传输延迟 D_{sm} . 主时钟到从时钟报文传输延迟 D_{ms} 与从时钟到主时钟传输延迟 D_{sm} 求和取 1/2 得到主从时钟报文传输延迟 D . 主从时钟报文传输延迟 D 与主时钟到从时钟报文传输延迟 D_{ms} 取差获得主从时钟之间的时间偏差 O . 具体过程如下:

已知:

$$D_{ms} = t_2 - t_1$$

$$D_{sm} = t_4 - t_3$$

$$D = \frac{1}{2}((t_2 - t_1) + (t_4 - t_3))$$

又:

$$\frac{1}{2}(D_{ms} + D_{sm}) = \frac{1}{2}((t_2 - t_1) + (t_4 - t_3))$$

故:

$$D = \frac{1}{2}(D_{ms} + D_{sm})$$

又知:

$$O = \frac{1}{2}((t_2 - t_1) - (t_4 - t_3))$$

而:

$$\begin{aligned} D_{ms} - D &= D_{ms} - \frac{1}{2}(D_{ms} + D_{sm}) \\ &= \frac{1}{2}(D_{ms} - D_{sm}) \\ &= \frac{1}{2}((t_2 - t_1) - (t_4 - t_3)) \end{aligned}$$

故:

$$O = D_{ms} - D$$

从而 PI Controller 获得了主从时钟间报文传输延迟 D 和主从时钟之间的时间偏差 O, 进而调用 Tick_Rate_Adjustment 方法完成本地时钟校准。

Proportional-Integral Controller 即 PI Controller 比例积分控制器。在时钟驯服模块中, 输入主从时钟之间的报文传输延迟 D 和主从时钟之间的时间偏差 O, PI Controller 会产生一个部分时钟速率调整量来校准本地时钟与主时钟之间的偏差, PI Controller 同时完成主从时钟的时间和时钟速率的校准^[9]。

Low Power Infinite Impulse Response 即 LP IIR 低通数字滤波器, 其通过数值运算实现滤波, 处理精度高、稳定、体积小、重量轻、灵活、不存在阻抗匹配问题。在 PTP 时间信息的采集过程中, 不可避免的存在着噪音, 这些噪音对同步精度造成一定的影响。在同步的过程中, 存在两类噪音: 一类是持续频繁出现的低能量噪音; 另一类是间歇性的高能量噪音。究其原因, 第一类噪音是由于中断服务程序的切换、通信协议栈的调用抖动带来的, 第二类可能是由于中断服务长时间不可用, CPU 负担过重等引入的。由于这两类噪音相对于正确时间信息具有较高能量, 故采用低通数字滤波器, 实验证明采用低通数字滤波器可以很有效的消除这两类噪音, 有效提高同步精度。

3 系统同步性能测试及分析

为了验证所设计系统同步效果, 本文在实验室搭建了如图 5 所示实验室模拟框架:




图 5 实验室模拟框架图

测试网络由 4 部分组成: 服务器(主时钟)、测试对比设备、测试机和客户端(从时钟)。测试过程为: 首先主从时钟发送同步报文完成时钟同步; 同步完成后, 主从时钟在整秒时刻同时向测试对比设备发送一个脉冲; 测试对比设备捕获脉冲, 记录各自到达时间后求差; 差值发送给测试机显示输出。测试时间持续一周, 随机采样若干数据, 结果如表 1 所示。

表 1 系统测试数据随机采样表

采样序号	服务器 (主时钟)	客户端 (从时钟)	同步精度
1	023 210s 450 853 020ns	023 210s 450 853 033ns	13ns
2	023 211s 434 874 021ns	023 211s 434 874 031ns	10ns
3	023 212s 434 845 021ns	023 212s 434 845 033ns	12ns
4	109 600s 141 421 134ns	109 600s 141 421 149ns	15ns
5	109 601s 141 429 131ns	109 601s 141 429 145ns	14ns
6	109 602s 142 433 102ns	109 602s 142 433 118ns	16ns
7	257 713s 723 671 593ns	257 713s 723 671 605ns	12ns
8	257 714s 723 669 591ns	257 714s 723 669 605ns	14ns
9	257 715s 725 663 591ns	257 715s 725 663 604ns	13ns

试验结果表明, 利用 LM3S9B96 芯片设计的 IEEE1588 标准同步系统处于纳秒量级, 达到了系统的设计目标。

4 结语

本设计微处理器采用 TI 公司推出的内置 MAC+PHY 功能的 LM3S9B96 芯片, 可以在靠近网线的位置获取时间戳, 通过硬件获得时间戳, 可以极大的减小通信协议栈调用带来的时间延迟, 极大的提高同步精度。经试验验证, 在理想条件下, 其同步精度可以达到纳秒量级。面对当前电力、电信、国防等领域对同步精度的高要求, 基于 LM3S9B96 芯片硬件辅

(下转第 68 页)

境的影响,也受到网络环境各种因素影响,因此很难用一种模型精确描述 QoS 的变化。

针对上述问题,本文提出了一种新颖的用户权重模型,使用户能够很容易表达 QoS 属性重要程度;同时使用区间数描述 QoS,既可以从定性的角度评估 QoS 也可以使 QoS 的监控更加容易。并且提出了支持上述描述的 CWSSA 算法,通过实验证明了算法优势。

CWSSA 算法还应当考虑更多的用户权重表达方式,如区间数、语言短语、直觉模糊集等。也应当考虑更多的 QoS 表达方式,如语言短语、直觉模糊集,以及找出将这些表达方式转换成区间数的方法。

参考文献

- 1 Liang WY, Huang CC. The generic genetic algorithm incorporates with rough set theory—An application of the web services composition. *Expert Systems with Applications*, 2009,36(3):5549–5556.
- 2 Yang FC, Su S, Li Z. Hybrid QoS-aware semantic web service composition strategies. *Science in China Series F-Information Sciences*, 2008,51(11):1822–1840.
- 3 Wang P. QoS-aware web services selection with intuitionistic fuzzy set under consumer's vague perception. *Expert Systems with Applications*, 2009,36(3):4460–4466.
- 4 范小芹,蒋昌俊,王俊丽,庞善臣.随机 QoS 感知的可靠 Web 服务组合. *软件学报*,2009,20(3):546–556.
- 5 Saaty TL, Vargas L. *Fundamentals of Decision Making and Priority Theory with the Analytic Hierarchy Process*, RWS Publications, 2000.
- 6 Hwang CL, Yoon K. *Multiple Attribute Decision Making*, Springer-Verlag, Berlin,1981.
- 7 Sun Y, He SY, Leu JY. Syndicating Web Services: A QoS and user-driven approach. *Decision Support Systems*, 2007,43(1): 243–255.
- 8 Tao F, Zhao DM, Hu YF, Zhou ZD. Correlation-aware resource service composition and optimal-selection in manufacturing grid. *European Journal of Operational Research*, 2010,201(1):129–143.
- 9 Ardagna D, Pernici B. Adaptive service composition in flexible processes. *IEEE Trans. on Software Engineering*, 2007,33(6): 369–384.

(上接第 44 页)

助的 IEEE1588 标准为其提供一个很好的解决方案。

参考文献

- 1 关松青,肖昌炎.工业以太网中 IEEE1588 时钟同步技术研究.湖南大学,2010.
- 2 李晓珍,苏建峰.基于 IEEE1588 高精度网络时钟同步的研究. *通信技术*,2011,44(3):105–107,110.
- 3 王康,胡永辉,何在民.基于 DP83640 硬件辅助的 IEEE1588 研究及实现. *时间频率学报*,2011,34(1):1–8.
- 4 IEEE Std 1588TM-2002. IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems.
- 5 关松青,肖昌炎,夏晓荣.IEEE1588 协议在工业以太网中的实现. *计算机工程*,2011,37(6):237–238,241.
- 6 2009-2010 Texas Instruments.Stellaris® LM3S9B96 Development Kit User's Manual.
- 7 2007-2012 Texas Instruments.Stellaris® LM3S9B96 Microcontroller DATA SHEET.
- 8 戴辉,涂岸.基于 ARM9200 体系的 IEEE1588 硬件实现. *微型机与应用*,2010,13:63–65,68.
- 9 Correll K, Barendt N, Branicky M. Design Considerations for Software Only Implementations of the IEEE 1588 Precision Time Protocol. [2005]. USA:http://www.vtinstruments.com/.